Universidade Federal de Santa Catarina
EEL5105: Circuitos e Técnicas Digitais
Semestre: 2022-2, Segunda Prova, TIPO A, 05/Dezembro/2022

Aluno: _____ **Turma**: _____

Avisos:

- Utilize o Caderno de Avaliação para responder às questões apresentando os cálculos realizados.
- No Caderno de Avaliação, identifique claramente cada uma das questões.
- A interpretação faz parte da prova.
- O valor de cada uma das questões está indicado entre colchetes.

---

1. Considere o diagrama de estados apresentado na Figura 1 para um circuito sequencial, caracterizado por duas entradas (R,T) e uma saída (G): [2,0 pontos]
   (a) Apresente a tabela de transição de estados deste circuito. Considere a utilização de uma codificação binaria e de flip-flops do tipo D;
   (b) Obtenha as funções lógicas mínimas dos próximos estados e à saída do circuito a partir dos mapas de Karnaugh (não precisa projetar o circuito).




Figura 1

2. A Figura 2 apresenta uma FSM com saída de três bits $Y = \{y_2 y_1 y_0\}$: [2,0 pontos]
   (a) Projete o diagrama de estados usando a abordagem de engenharia reversa. No precisa de incluir as entradas de *set* e *reset* na tabela de transição de estados, apenas inclua elas no diagrama de estados final.
   (b) Explique o funcionamento do circuito de forma qualitativa.




Figura 2

3. Pretende-se obter um circuito que implemente o padrão de contagem cíclico de 6 estados, correspondente a um sinal de saída C de 3 bits com estado inicial, $C =$ "000": [2,0 pontos]
   (a) Utilizando o registrador Multi-modo de 3 bits entrada-saída de dados e a lógica combinatória da Figura 3(a), preencha as tabelas e indique qual e a sequencia cíclica obtida;
   (b) Utilizando o contador de 3 bits com carga e reset, todos síncronos com o relógio, e a lógica combinatória da Figura 3(b), preencha as tabelas e indique a sequencia cíclica obtida.
   (c) Explique o que deveria ser feito para obter a sequencia de $2 \to 3 \to 6 \to b \to 7 \to F \to 2 \ldots$ sem adicionar lógica combinatória na saída do registrador Multí-modo.

Continua no verso...




Figura 3

4. Considere a FSM em formato *datapath*-controle da Figura 4, onde as operações do registrador Multí-modo síncronas com o relógio: [2,0 pontos]
   (a) Identifique as entradas e saídas de dados, comandos, *status*, entradas e saídas de controle;

   (b) Supondo o estado inicial $E0$ e $A = 1$ indique qual será o valor *data_out* no estado $E4$ quando *data_in* $= 3_{10} = 00000011_2$;

   (c) A partir da informação obtida no apartado anterior, identifique a operação aritmética que está a ser realizada no multiplicador sequencial para uma entrada A variável.




Figura 4

5. Para a FSM da Figura 5 com duas entradas A e B de 1 bit e saída F de 1 bit: [2,0 pontos]
   (a) Projete o diagrama de estados a partir da informação da memória.

   (b) Modifique uma linha da memória para desbloquear o estado de *lock* – *out* e projete o novo diagrama de estados.




Figura 5